你有沒(méi)有遇到這種情況：主控芯片標(biāo)稱(chēng)待機(jī)電流100μA，軟件也進(jìn)了深度睡眠，可整機(jī)實(shí)測(cè)靜態(tài)電流卻高出十幾倍？別急著懷疑固件或換芯片——問(wèn)題很可能出在PCB實(shí)現(xiàn)上。這不只是控制邏輯的問(wèn)題，更是PCB層面的設(shè)計(jì)考量：使能信號(hào)是否穩(wěn)定？MOS管開(kāi)關(guān)路徑是否足夠短？斷電后回路會(huì)不會(huì)通過(guò)其他路徑“偷電”？比如某個(gè)傳感器的地雖然電源斷了，但信號(hào)線還連著主控，形成漏電通路——這種細(xì)節(jié)，仿真不一定能抓到，只有實(shí)測(cè)才會(huì)暴露。再比如電源域隔離。很多工程師會(huì)在原理圖上畫(huà)出獨(dú)立供電，但在PCB布局時(shí)為了布線方便，把多個(gè)域的地混在一起鋪銅，結(jié)果域間干擾嚴(yán)重，不僅功耗上不去，還影響喚醒穩(wěn)定性。還有DC-DC與LDO的搭配使用。我們見(jiàn)過(guò)不少設(shè)計(jì)，在主電源用高效DC-DC，卻在后級(jí)為圖省事全用LDO穩(wěn)壓，忽略了壓差大時(shí)的熱損
